# 走査型非線形誘電率顕微鏡(SNDM)による半導体デバイスの評価

# Characterization of Semiconductor Devices Using the Scanning Nonlinear Dielectric Microscopy

本 田 耕一郎<sup>ª</sup>,長 康 雄<sup>b</sup>

Koichiro Honda and Yasuo Cho

\*富士通研究所,基盤技術研究所

<sup>▶</sup>東北大学電気通信研究所, 誘電ナノデバイス研究分野

要 旨 半導体デバイス中に蓄積された電荷を観察することはデバイスの動作原理や信頼性上の特性を理解する上で重要である.特にフラッシュメモリは注入電荷を利用してセルトランジスタの閾値電圧を変化させることでメモリ素子として動作させるため、電荷の蓄積 位置を明らかにすることは重要である.したがって蓄積された電荷を直接観察する方法の開発が期待される.この電荷の可視化手 段として、マイクロ波顕微鏡技術の一種である走査型非線形誘電率顕微鏡法 (Scanning Nonlinear Dielectric Microscopy: SNDM) は きわめて有効な手段である.私たちは SNDM により、どのように固定電荷の電子とホールを検出することができるかを説明する. また SNDM を応用して、Metal-SiO<sub>2</sub>-SiN-SiO<sub>2</sub>-Semiconductors (MONOS) 型メモリの蓄積電荷の存在位置、書き込み一消去を繰り返 すいわゆるサイクリング後の電荷の分布に関して報告する.更に微細化デバイスに対応できる高分解能技術に関しても述べる.

キーワード:フラッシュメモリ、固定電荷、プローブ顕微鏡、SNDM

### 1. はじめに

走査型非線形誘電率顕微鏡法(Scanning Nonlinear Dielectric Microscopy: SNDM)を用いた半導体素子中の固定電荷の 可視化に関する研究を紹介する.

SNDM はこれまで主に強誘電体の分極分布の観測に適用 されてきた<sup>1~5)</sup>. この方法による LiTaO<sub>3</sub>の分極分布,強誘 電体 Pb<sub>x</sub> $Z_{1-x}$ T の分極壁の厚さ観察,ナノドメインを用いた強 誘電体メモリの記憶再生への応用などが報告されている.ま た超高真空中での高分解能観察により,Si清浄表面の $7 \times 7$ 構造が検出可能な第5番目の顕微鏡として注目されている<sup>6)</sup>.

SNDM の半導体への応用に関して、私たちは不揮発性フ ラッシュメモリ中の電荷の可視化が可能であることを報告し てきた<sup>7~10)</sup>. ここでは特に従来の Floating Gate(浮遊ゲート: FG)型に替わって注目されている Metal-SiO<sub>2</sub>-Si<sub>3</sub>N<sub>4</sub>-SiO<sub>2</sub>-Si (MONOS)型のメモリの電荷の蓄積位置、書き込み一消去 を繰り返すいわゆるサイクリング後の電荷の分布に関して詳 述する.

#### 2. SNDM の原理

SNDM はマイクロ波顕微鏡技術の一種である.図1に

SNDM システムの概略図を示す<sup>1)</sup>. 微小領域での電荷分布を計 測する場合, リング電極を電導性のカンチレバーに装着した 原子間力顕微鏡 (AFM)を用いる. 交替電場  $Ecos\omega_p$  (E = V/d, Vは電圧振幅, dはサンプル厚,  $\omega_p$ は角周波数)が電極と試 料の間に印加されるとき, SNDM プローブは針下の試料表 面の非線形誘電応答から生じる容量  $C_s(t)$ 変化による LC 共 振回路の共振周波数変化を, FM 信号として発信する. FM 復調器とロックイン増幅器で FM 信号を検出することにより キャパシタンス変化に比例した電圧信号が得られる. 図1で リング電極とチップの間の距離はマイクロ波の波長よりはる かに短いので, 電気回路の浮遊容量によるインピーダンス (Stray インピーダンス)が十分小さく, キャパシタンスの極 微小変化が検出可能である.

非線形の誘電性の応答で引き起こされた容量変化は非常に 小さく(後述の  $\Delta C_s(t)/C_{so}$ は  $10^{-3} \sim 10^{-8}$ 程度), SNDM の感 度はおよそ  $10^{-22}$ F である.  $10^{-22}$  という値は,通常の感度が  $10^{-18}$ F である Scanning Capacitance Microscopy (SCM)の感 度よりはるかに高い.これは上述のごとく FM 復調を用いる こととマイクロ波回路の Stray インピーダンスを十分小さく することによって達成されたものである.

さて

 $C_{s} = C_{s0} + (dC_{s}/dV)V + 1/2(d^{2}C_{s}/dV^{2})V^{2} + 1/6(d^{3}C_{s}/dV^{3})V^{3} + higher \ order$ (1)

であるから、キャパシタンス変化  $\Delta C_s(t) = C_s(t) - C_{so}$  は以下

<sup>&</sup>lt;sup>a</sup>〒243-0124 神奈川県厚木市森の里若宮 10-1 TEL: 046-250-8394; FAX: 046-250-8235 E-mail: honda.koichiro@jp.fujitsu.com 2009 年 6 月 9 日受付



で与えられる;

 $\Delta C_s(t) / C_{s0} = (\varepsilon_{333} / \varepsilon_{33}) E \cos \omega_p t + (\varepsilon_{3333} / 4\varepsilon_{33}) E^2 \cos 2\omega_p t$  $+ (\varepsilon_{33333} / 24\varepsilon_{33}) E^3 \cos 3\omega_p t + higher order$ (2)

従って、 $dC_s/dV \sim \epsilon_{333}/\epsilon_{33}$ 、 $d^2C_s/dV^2 \sim \epsilon_{3333}/\epsilon_{33}$ となる. こ こで  $\epsilon_{33}$  は線形誘電率で、 $\epsilon_{333}$  は最低次の非線形誘電率である.  $C_{s0}$  は静的なキャパシタンスで  $\epsilon_{33}$  に比例している. この式か ら、 ロックイン増幅器の参照周波数を  $\omega_p$ ,  $2\omega_p$  -- とすること で SNDM シグナルの  $\omega_p$ ,  $2\omega_p$ , -- 成分を検出し、 $\epsilon_{333}$ ,  $\epsilon_{3333}$ , -- が 得られることがわかる.

# 3. MONOS 型フラッシュメモリの固定電荷可視化

### 3.1 MONOS 型フラッシュメモリとは

フラッシュメモリでは、"0"と"1"の記憶状態はトラン ジスタの閾値電圧(Vth)の高低によるトランジスタの"off" と"on"に対応する. このVthの高低を引き起こすのがメ モリセルのトランジスタに蓄積された電荷である. したがっ てフラッシュメモリでは記憶は電荷で蓄積される.FG型で は電荷はFGに蓄積されるが,MONOS型はFGを持たず,ゲー トのSiO<sub>2</sub>-Si<sub>3</sub>N<sub>4</sub>-SiO<sub>2</sub> (ONO) 膜中に電荷を蓄積する.図2に 示すように,MONOSトランジスタのゲート電極(ワード線) 下のONO 膜中のソースとドレインに隣接した二箇所に,独 立に電荷を蓄積することが出来るため、1トランジスタで 2ビット分の記憶保持が可能となる<sup>11,12)</sup>.記憶の書き込みと 消去は,ONO 膜中にチャネルホットエレクトロン (CHE) を注入して書き込みを行う.一方,消去はband-to-band (BTB) のトンネルによるホール注入により,先に書き込まれた電子 を電気的に中和することで行う.

以上のようにフラッシュメモリは注入電荷を利用してメモ リ素子として動作させるため、電荷の蓄積位置を明らかにす ることは、デバイスの動作原理、記憶保持およびサイクリン グ劣化機構を理解するのに重要である. MONOS 型の場合, SNDM により ONO 膜の表面を走査して、蓄積された電荷に 起因する分極の局所的な変化をキャパシタンス変化の分布と して検出することで、電荷分布を求めることができる.

#### 3.2 ONO 膜中の電子とホールの存在位置の観測

SNDM で ONO 膜中の電荷を観察するには ONO 膜上を AFM で直接走査するために ONO 膜表面を露出する必要が ある. このため, ONO 中の電荷が消失しないように機械研 磨で図2のメモリセルのワード線より上層を除去し, ONO 膜を露出する. またサンプル表面を浅い角度で斜研磨して, ONO 膜構成が表面に現れるように加工する.

図3は電子とホールのいずれかをセルのソース・ドレイン端のいずれかに注入して、もう一方には別の電荷を注入することにより、電子とホールが互い違いに存在する、いわゆるチェッカーボード(CB)パターンを書き込んだ試料の dC<sub>s</sub>/dV(一次非線形誘電率シグナル)によるSNDM像である. SNDM表示の条件として、外部電場が基板から印加されたとき容量が増加する場合(dC/dV>0),SNDM像がより白い(より明るい)コントラストを示すように設定してあるので、拡散領域はn型で暗くなり、チャネル領域はp型で、より明



図 2 (a), (b) MONOS 型 Flash メモリセルの概念図. (a) 平面図, (b) は B-B'の断面図. A1 は拡散領域 (ビット線), A2 はチャネル領域. ワード線とビット線は互いに垂直で, 交差する箇所で電荷を蓄積する.



図3 電子およびホールを CB パターンになるよう注入した試料の SNDM 像.

るいコントラストとなる. この図で拡散領域(A1, n型) お よびチャネル領域(A2, p型)が明確に区別できる.

電子注入された領域はチャネル部分のソース・ドレインに 隣接した明るいコントラストの部分である.一方,ホール注 入領域はチャネル部のソース・ドレインに隣接した明確な黒 いコントラスト部分である.

これらの像は電子ーホール対の分布として解釈できる<sup>78)</sup>. すなわちホールがゲート ONO 膜に存在するとき, MONOS トランジスタのドレイン部分からチャネル部に電子が供給さ れ,ホール一電子の対が形成される.電場が基板側から印加 されるとき,この対の容量は減少する (dC/dV < 0).したがっ て,この領域は暗くなる.一方,電子が ONO 膜に存在する とき,ホールが p型 Si 基板からチャネル領域へ蓄積する. この場合電場が基板側から印加されると容量が増加し (dC/dV > 0),この領域のコントラストは明るくなる.した がって,この SNDM シグナル表示条件のもとで,ONO 膜に ホールが存在するときそこは暗い領域となり,電子が存在す るときには明るい領域となることがわかる.このように SNDM 像で,明るいコントラストは注入された電子を,暗 いコントラストは注入されたホールの存在を示す.

#### 3.3 サイクリング後の電荷分布

フラッシュメモリでは記憶を書き換える場合,上書きする ことは出来ず,一旦すべてのメモリに"0"を書き込んだ後 消去する必要がある.このように書き込みには必ず消去が伴 うため書き込み一消去のサイクリング特性は信頼性上,非常 に重要である.特に MONOS 型の場合,書き込み一消去を 電子注入とホール注入で行うため,注入された電荷が完全に 再結合するかあるいは,単に電気的に中和するだけで蓄積し 続けるのかを明らかにすることは重要である.

図4は1×10<sup>4</sup>回の書き込み一消去のサイクリングの後に, チェッカーボードパターンを書き込んだ試料で,繰り返し注 入された電荷の深さ分布を示す SNDM 像である. 断面模式 図も同時に示してある. SNDM の測定領域は同時測定の



図4 (a), (b) 書き込み一消去を 10<sup>4</sup> 回交互に繰り返した後, 電荷を注入した場合の ONO 膜中の電荷 (ホールおよび電子) の深さ分布および断面模式図.

AFM 像から確認できる.

図4 (a) で、領域 S1 には近傍でワード線の名残が見られ るので ONO 膜が残存していると考えられる. 領域 S3 では Bottom-SiO<sub>2</sub> だけが残っている. 領域 S2 では SiN/Bottom-SiO<sub>2</sub> (NO) 膜が残っている. ホールのコントラストは領域 S1 の ONO 膜全体が残った部分と、領域 S2 の NO 膜部分に 現れる. また領域 S3 にも同様に見られる. これはホールが ONO 中の SiN 部分に存在するばかりでなく、Bottom-SiO<sub>2</sub> 膜 にも存在することを示している. 一方、図4 (a) で電子の コントラストは ONO 膜が残存する領域 S1 には明瞭に確認 できるが、NO 膜の領域 S2 では消滅している. さらに、 Bottm-SiO<sub>2</sub> のみの領域 (S3) では本来電子であるべき箇所 にホールのコントラストが現れる. 以上のように、電子は主 に SiN 膜中に、ホールは主として Bottom-SiO<sub>2</sub> 膜中に存在し、 電気的に中和しているだけであることがわかる.

これらの結果は以下の通り説明することができる.書き込 みの場合,電子はソースとドレイン間で加速されて高エネル ギーの CHE として Bottom-SiO<sub>2</sub> 膜の障壁を越えて SiN 膜で 捕獲される.電子は Bottom-SiO<sub>2</sub> 膜には捕獲されない.一方, ホールはいわゆる BTB トンネル効果により ONO 膜に注入 される.ホールのエネルギーは広く分布するため,大部分は 酸化膜を通り抜けるが,少量の電荷が酸化膜中に残る.した がって電子は主として SiN に,ホールは主として Bottom-SiO<sub>2</sub> 側に蓄積することになる.S1 では ONO 膜が残存する ため CB パターンで注入された過剰の電子のコントラストが 得られるが,S2 領域では SiN 膜が部分的に剥離され電子量 が少なくなり電子とホールが電気的に中和されるため,電荷 のコントラストが消滅し,S3 では更に SiN が剥離されて電 子よりもホールの電荷量が多くなるため,ホールのコントラ ストが現れたと考えられる<sup>8</sup>.

以上のように SNDM を用いて、MONOS 型フラッシュメ モリの ONO ゲート膜中の電子とホールの位置を特定するこ とができた.電子は ONO 膜の Si<sub>3</sub>N<sub>4</sub> 部分に存在し、ホール は Bottom-SiO<sub>2</sub> と Si<sub>3</sub>N<sub>4</sub> の両方に存在する.これは、注入さ



図 5 (a), (b) チャネル長 0.08 µm デバイスの電子のみのチェッカーボードパターンの SNDM 像. (a) は ω 像, (b) は 2ω 像 図 6 65 nm デバイスの高分解能 SNDM 像 (2ω 像).

れた電子とホールは電気的に中和しても,必ずしも全て再結 合するわけではないことを示唆している<sup>7,8)</sup>.

### 3.4 高分解能観察

素子が更に微細化するにつれて蓄積した電子を,視覚化す ることは困難になってくる. さらに微細なデバイスに対して SNDM が有効かというのは重要な課題である. SNDM の高 分解化に関しては,カーボンナノチューブをカンチレバーの 先端に装着してプローブとして用いた例があり,その有効性 が報告されているが<sup>10)</sup>,ここでは他の方法を紹介する.

これまで  $dC_s/dV$  成分, すなわち一次の非線形成分による 結像例を紹介してきた. 更に微細化したデバイスでの電荷の 視覚化は高次の SNDM シグナルで結像する方法により可能 である. これは (2) 式において  $\varepsilon_{3333}/\varepsilon_{33}$  を検知することで ある. すなわち, これまで説明した例では外部から印加され た電界の周波数  $\omega_P$  に同期したシグナルにより結像していた が, ここではさらに 2 倍周期 ( $2\omega_P$ ) のシグナルを検知し結 像する方法を用いる.  $\varepsilon_{3333}/\varepsilon_{33}$  は外部から印加する電界強度 の二乗項の係数であり, 電界強度はより急速に減衰するため 侵入領域が従来の周期に較べて短く, 検知されるシグナルは より局在化した領域からのものになり分解能が向上すること が期待される. 更に高次の非線形誘電率を検知することで逐 次的に分解能を向上させることが期待できる<sup>4</sup>.

図5 (a), (b) はチャネル長 0.08 µm デバイスに電子を交 互に注入したチェッカーボードパターンの場合の従来の SNDM 像 ( $\omega$  像) と, 2 $\omega_p$  のシグナルを出力した SNDM 像 (2 $\omega$ 像) である. 図5 (a) の  $\omega$  像では,電子が存在する場合, 電場が基板側から印加されると容量が増加し (dC/dV>0), この領域のコントラストが明るくなる. 従ってこの像で電子 が注入されていることは明瞭であるが,電子の広がりの判別 や,無注入のチャネル領域と拡散領域の区別が困難である. 一方,図5 (b) は  $\omega$  像と同一の箇所の 2 $\omega$  像である.電子 の部分,拡散領域,無注入のチャネル領域が非常に明瞭であ る.ここでは局在した電子のコントラストが  $\omega$  像とは反転 していることがわかる.図6は65 nm 世代のデバイスで電 子とホールが CB パターンになるように注入された場合の SNDM 像 (2 $\omega$  像) である. チャネル長が 0.08 µm のチャネ ル中で電子とホールが明瞭に分離されている. このように高 次の SNDM シグナルを検知することで蓄積電荷の高分解能 評価が可能である.

以上に述べてきたように SNDM を用いてフラッシュメモ リ中の電荷の蓄積位置が明らかとなり,更に書き込み一消去 サイクリングによる電荷の再分布などの情報が得られ,信頼 性にかかわる評価手法を確立できた. SNDM では FG 型の浮 遊ゲート中の電荷の分布まで観察可能であり<sup>9)</sup>,デバイス解 析に大きく寄与すると期待できる.

#### 4. 結 論

SNDM は空間電荷の可視化において有効な手段である.

## 謝 辞

高分解能 SNDM 測定にご協力いただいた SII ナノテクノ ロジー,安武氏,広瀬氏に感謝いたします.

文

#### 献

- Cho, Y., Kirihara, A. and Saeki, T.: *Rev.Sci.Instrum.*, 67, 2297–2303 (1996)
- Cho, Y., Kazuta, S. and Matsuura, K.: *Appl.Phys.Lett.*, 75, 2833–2835 (1999)
- Odagawa, H. and Cho, Y.: Jpn. J. Appl.Phys.Part1, 39, 5719–5722, (2000)
- 4) Cho, Y. and Ohara, K.: Appl. Phys. Lett., 79, 3842-3844 (2001)
- 5) Cho, Y., Fujimoto, K., Hiranaga, Y., Wagatsuma, Y., Onoe, A., Terabe, K. and Kitamura, K.: *Appl. Phys. Lett.*, **81**, 4401–4403 (2002)
- Hirose, R., Ohara, K. and Cho, Y.: *Nanotechnology*, 18, S185–S188 (2007)
- 7) Honda, K. and Cho, Y.: Appl. Phys. Lett., 86 013501(3 pp) (2005)
- Honda, K., Hashimoto, S. and Cho, Y.: *Appl. Phys. Lett.*, 86 063515(3 pp) (2005)
- Honda, K., Hashimoto, S. and Cho, Y.: Nanotechnology, 17, 084014(5 pp) (2006)
- Ishikawa, K., Honda, K. and Cho, Y.: *Nanotechnology*, 18, 084015(6 pp) (2007)
- Pavan, P., Bez, R., Olive, P. and Zanoni, E.: in *Proc. IEEE*, 85, 1248– 1271 (1997)
- 12) Eitan, B., Pavan, P., Bloom, I., Aloni, E., Frommer, A. and Finzi, D.: *IEEE Elec. Dev. Lett.*, 11, 543–545 (2000)